# **EUROPEAN PATENT OFFICE**

## Patent Abstracts of Japan

**PUBLICATION NUMBER** 

63293939

**PUBLICATION DATE** 

30-11-88

APPLICATION DATE

27-05-87

APPLICATION NUMBER

62128320

APPLICANT: HITACHI VLSI ENG CORP;

INVENTOR :

NAITO SHIGEYUKI;

INT.CL.


: H01L 21/78 B23K 26/00 B28D 5/00

TITLE

: MANUFACTURE OF

SEMICONDUCTOR INTEGRATED

CIRCUIT DEVICE



ABSTRACT :

PURPOSE: To cut a semiconductor wafer into a plurality of chips without generating microcracks, by cutting the semiconductor wafer into a plurality of chips by using laser.

CONSTITUTION: A dicing region 2 is cut down up to a specified depth by a dicing saw 4. In this case, the dicing region 2 is not compeletely cut off, but a cutting residue 5A is formed, whose thickness is, e.g., about 20 µm. In order to generate no cracks on the bottom, the side surface, etc., of the groove 5, the wafer is subjected to cutting while water is sprinkled. The spot diameter of a laser 6 is made sufficiently small, in order to irradiate the bottom of the groove 5 formed by the dicing saw 4. The spot diameter is made smaller than the thickness of the dicing saw 4. The cutting residue 5A is melted and cut by radiating the laser 6. Thereby, mechanical impulse is not applied to the cutting residue, so that microcracks do hot generate.

COPYRIGHT: (C)1988,JPO&Japio

THIS PAGE BLANK (USPTO)

⑲ 日本国特許庁(JP)

⑪特許出願公開

## ⑩ 公 開 特 許 公 報 (A)

昭63-293939

@Int\_Cl\_4 識別記号 庁内整理番号 函公開 昭和63年(1988)11月30日 Q-7376-5F D-7920-4E H 01 L 21/78 B 23 K B 28 D 26/00 5/00 Z = 7366 - 3CH 01 L 21/78 B - 7376 - 5F審査請求 未請求 発明の数 1 (全3百)

69発明の名称 半導体集積回路装置の製造方法

> 創特 頤 昭62-128320

②出 頣 昭62(1987)5月27日

②発 明 老 쨦

東京都小平市上水本町1448番地 日立超エル・エス・アイ

エンジニアリング株式会社内

①出 願 人 株式会社日立製作所 ①出 頭 人 日立超エル・エス・ア

東京都千代田区神田駿河台4丁目6番地

イエンジニアリング株

東京都小平市上水本町1448番地

式会社

②代 理 弁理士 小川 人 勝男 外1名

### 明期郡

1. 発明の名称

半導体集積回路装置の製造方法

- 2. 特許請求の顧明
  - 1. ダイシングソーにより半導体ウエハをハーフ カットし、次いで前記半導体ウエハをレーザに よる熔断を用いて複数のチップに切断すること を特徴とする半導体集積回路装置の製造方法。
  - 2. 前記半導体ウェハの表面は複数の領域に区画 され、その区画されたそれぞれの領域に集積回 路が構成されていることを特徴とする特許請求 の範囲第1項記載の半導体集積回装置の製造方
  - 3. 前記レーザは、前記区画されたそれぞれの領 域の間をダイシングソーで所定の深さまで切り 下げた後、その切り残しの部分に照射すること によって半導体ウエハを複数に切断することを 特徴とする特許請求の範囲第1項記収の半導体 集積回装置の製造方法。
  - 4.前記レーザのスポット往は、ダイシングソー

の厚さより細くされることを特徴とする物許許 求の範囲第1項記載の半導体集積回路装置の製 造方法.

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体集積回路装置の製造方法に関 し、特に、半導体ウエハを所定領域から切断して 複数のチップにする技術に関するものである。

〔從来技術〕

半導体ウエハは、その裂面の集積回路が形成さ れるそれぞれの集積回路領域(チップ領域)の間 をダイシングソーで切断するこによって複数のチ ップに分割される。このダイシングソーで半導体 ウエハを切断して複数のチップにする技術は、例 えば特別的58-100443号公報に記載され ている.

(発明が解決しようとする問題点)

ダイシングソーで半導体ウエハの表面から点面 まで完全に切断する(フルカット)と、五面に近 い部分の切断面にマイクロクラックを生じる。そ

### 特開昭 63-293939 (2)

こで、半導体ウエハをダイシングソーで完全に切断して しまわずに、厚さが数十 μ m 程度の切り残しを生じるようにダイシング(ハーフカット)し、この後前記切り残しの部分から初るようにしている。

しかしながら、前記ハーフカットによる切断においても、半導体ウエハを割る際に多数のマイクロクラックを生じる。このマイクロクラックがチップの対比後に欠けると、チップの表面にダメージを与える。

本発明の目的は、マイクログラックを生じることなく、半導体ウエハを複数に切断する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び該付図而によって明らかになるであろう。

(問題点を解決するための手段)

本類において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

コン膜からなるフィールド絶核膜8と、その下の P チャネルストッパ領域7とで楽子分離がなされ ているが、これらフィールド絶歓版8及びPチャ ネルストッパ領域7はダイシング領域2には形成 しないようにしている。また、集積回路領域3上 には例えばMISFETのゲート間極等を置う第 1 層目の層間絶縁膜10、さらに層間絶縁膜10の上 を延任する例えば第1M目のアルミニウム版から なる配線を覆う放終保護膜11が設けられるが、こ れら層間絶縁膜10、最終保護膜11は、ダイシング 領域2では選択的に除去するようにしている。前 記別間絶駄膜10は、例えばCVDによる酸化シリ コン版とこの上に積層されるリンシリケートガラ ス(PSG)膜とで構成している。最終保護膜11 は、例えばCVDによる酸化シリコン膜と、この 上に積灯した増布ガラス(SOG)膜と、さらに この上に役別したPSG版と、さらにこの上に積 **贈した倒えばブラズマCVDによる窓化シリコン** 勝とで構成している。12は例えばMISFETの ゲート地球膜を形成する際に形成された部い酸化

すなわち、半導体ウエハをレーザを用いて複数 のチップに切断するものである。

#### (作用)

上述した手段によれば、半導体ウェハに機械的 衝撃が加わらないので、マイクロクラックを生じ ることなく半導体ウェハを複数に切断することが できる。

(発明の実施例)

以下、本発明の一実施例を図面を用いて説明する。

第1 図は、切断中の半導体ウエハを模式的に示 した斜視図、

第2回は、半導体ウエハの切断中の断値図である。

第1回及び第2回において、1は戸単結品シリコンからなる半導体ウエハであり、2が半導体ウエハであり、2が半導体ウエハ1を複数に切断するための領域いわゆるダイシング領域、3が集積回路領域である。集積回路領域3の半導体漢子が形成される部分は、半導体ウエハ1の表面の遺択的な無酸化による酸化シリ

シリコン膜であるが、この酸化シリコン膜12もダイシング領域2では選択的に除去される。しかし、これら酸化シリコン膜12、層間絶縁膜10、最終保護限11は、ダイシング領域2上の部分を除去せずに、それらで置ったままとしておいてもよい。また、フィールド絶縁膜8から館出している半導体ウエハ1の表面のパ半導体領域9は、例えばNチャネルM1SFETのソース、ドレイン領域形成時に形成されたものである。

本実施例の半導体ウエハ1の切断方法は、まずダインング領域2をダイシングソー4によってい 定の深さまで切り下げる。ここで、図示してい場っ いが、半導体ウエハ1の変面は粘着テープが貼らいが、半導体ウエハ1の変面は粘着テープが貼られ、ダイシングソー4を掛けた扱も半導体ウエがダインングソー4によって形成された滞である。 すなわち、ダイシングソー4ではダイシングはまなわち、ダイシングソー4ではダイシングによって形成になったが強はすなわち、ダイシングリカの以もは、特に限定する必要はないが、例えば20μm程度にして、

## 特開明63-293939(3)

機ちの底の部分あるいは滞ちの側面等にマイクロクラックが生じないようにする。なお、図示していないが、ダイシングソー4は、水を掛けながらダイシング領域2の切り下げを行うようになっている。

レーザ6は、ダイシングソー4によって形成はボれた海5の底を照射するように、充分に細いスペインングソー4の以さが100μm程度のもの、20~30μm程度のもの等色々あるが、それらの厚さよりの小小さくすればよい。このレーザ6の照射によっての切り分にしてもないがない。なお、レーザ6のみでダインとは、グインングソー4を併用している。

レーザ 6 と ダイシングソー 4 を掛ける 順序は、 種々組合せが可能である。例えば、ダイシングソ - 4 の直ぐ後から切り残し 5 A ヘレーザ 6 を照射 していくようにしてもよい。また、同一方向、例えばッ方向に延びている全でのダイシング領域とにダイシングツー4を掛け、次にそれによって形成されたッ方向に延在しているからにおいて分別に延びしている全でのダインクのは、x方向に延びでいる全でのダインクにはなるが、ないは、y方向に延びるダイシング領域との全てにダインクにもよい。をというにしているが、ないは、y方向に延びるダイシング領域との全でにダインクにしてもよい。

以上、本発明を実施例にもとづき具体的に説明 したが、本発明は、前記実施例に限定されるもの ではなく、その要旨を逸肌しない範囲において種 々変更可能であることは言うまでもない。

#### (発明の効果)

本願において開示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば、下

記のとおりである.

すなわち、半導体ウエハをレーザを用いて複数のチップに切断することにより、半導体ウエハに 機械的衝撃が加わらないので、マイクロクラック を生じることなく半導体ウエハを複数に切断する ことができる。


#### 4. 図面の簡単な説明


第1回は、切断中の半導体ウェハを模式的に示 した斜視圏、

第2回は、半導体ウエハの切断中の断面関である。 る。

図中、1 … 半導体ウエハ、2 … ダイシング領域、3 … 集積回路領域、4 … ダイシングソー、5 … 博、5 A … 切り残し、6 … レーザ、7 … チャネルストッパ領域、8 … フィールド絶縁膜、9 … N 半導体領域、10、11、12 … 絶縁膜。

代理人 非理士 小川勝男





THIS PAGE BLANK (USPTO)